JP 357010267 A JAN 1982

BEST AVAILABLE COPY

(54) SEMICONDUCTOR DEVICE

(11) 57-10267 (A)

(43) 19.1.1982

(21) Appl. No. 55-84885

(22) 23.6.1980 (71) FUJITSU K.K. (72) JIYUNJI SAKURAI(3)

(51) Int. Cl3. H01L29/78,H01L21/208,H01L21/263,H01L27/12

PURPOSE: To obtain an SOS type FET by a method wherein a monocrystalline substrate being provided selectively with oxide films, a semiconductor layer is formed being made to single crystal by laser annealing, and a channel region, source and drain regions are formed in the layer.

CONSTITUTION: The oxide films 2 are formed selectively in the n* type Si substrate 1, and polycrystalline Si is accumlated on the surface. The polycrystalline Si is annealed by a laser beam, for example, to form a monocrystalline layer 3 making the exposed surface of the substrate 1 as a core. After field films 4 are formed, B ions, for example, are implanted in the monocrystalline layer 3 to convert it to p type. Then after thin oxide films 5 to be used as gate films and polycrystalline Si gate electrodes 6 are formed, phosphorus is ion implanted, for example, using the electrodes 6 as masks to form drain regions 7 and a source region 8 being connected in common with the substrate 1. Accordingly the MOSFET having active regions on the oxide films 2 can be formed.

BEST AVAILABLE COPY

19 日本国特許庁 (JP)

1D 特許出願公開

^⑩公開特許公報 (A)

DInt. Cl.3 H 01 L 29/78 21/208 21/263

27/12

識別記号

庁内整理番号 6603-5F 7739-5F 6851-5F 6426-5F

昭57—10267 昭和57年(1982)1月19日 ❸公開

発明の数 審査請求 未請求

(全 3 頁)

匈半導体装置

②特

昭55-84885

@出

昭55(1980)6月23日 願

@発 明

桜井潤治

川崎市中原区上小田中1015番地

富士通株式会社内

@発 明 者 飯田厚夫

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明者 和田邦彦

川崎市中原区上小田中1015番地 富士通株式会社内

⑫発 者 中野元雄

川崎市中原区上小田中1015番地

富士通株式会社内

创出 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 玉蟲久五郎

1 発明の名称 半導体装置

2. 特許請求の範囲

一導電型の単結晶半導体基板、鉄基板設面に選 択的に形成された酸化膜、核酸化膜炎面及び鼓酸 化膜間に表出された前配蓋板表面の上に形反され た反対導電型の単結晶半導体層、数単統晶半導体 層内に て反対導 電型 部分を 介し て対向 し且 つー方 が前記基板の表出された部分に接している一対の 一導電型不純物領域を備えてなることを特徴とす る半導体装置。

1.発明の辞細な説明

本発明は、多結晶シリコン駅いは非晶質シリコ ンをレーザ最累いは粒子離でアニールして単薪品 シリコンとなし、そこに黒子を形成する構成の牛 導体装置の改良に関する。

近年、絶景物の上に形成された多額品シリコン 双い は非晶質シリコンをレーザ最或いは 粒子最で アニールするとと代依り 単結晶化し、そこに無子

を形成して SOS (Sidicen On Sapphire) 形式の半 導体装置と類似の半導体装置を製造することがで きるようになった。

しかしながら、レーザ綴等で多結晶シリコン等 を広範囲に単結晶化することは容易ではない。従 って、現段階では、その技術に対応した新しい標 造の半導体装置が考えられなければならない。

本発明は、多結晶シリコン改いは非晶質シリコ ンにレーザ・ビーム等を照射し、広範囲に直って 容易に単結晶化できる構造の半導体装置を提供す るものであり、以下これを詳細に説明する。

第 1 図乃至第 3 図は本発明一実施例を製造する 場合を耽明する為の工程要所に於ける半導体装置 の要部貿断面説明図であり、次に、これ等の図を 参照しつつ配述する。

第1図参照

**型シリコン半導体 基板1に例えば選化シリ コン膜をマスクとする選択的熱酸化法を適用し て二歳化シリコン膜 2 を形成する。この二酸化 シリコン膜 2 は通常の半導体装置とは逆に活性

領域の大部分が位置すべき部分に在る。従って、 基板1の表面が露出している部分は殆んどフィールト領域となる。

(2) 化学気相成長法を適用し、多結晶シリコン膜3 を厚さ例えば α.4 [μπ] 程度 に形成する。

鮮2図参照

- (3) レーザ・ビームを照射して、多結晶シリコン膜 5 の俗触及び再結晶化を行ない、 p 型単結晶 シリコン層 に変換する。 この単結晶化は、二酸 化シリコン膜 2 の開口に露出されている単結晶 シリコン半導体 基板 1 の設面一部を核として行なわれるので安定且つ強災に行なわれる。
- (4) 例えば盤化シリコン膜をマスクとする選択的 熱酸化法を適用し、フィールド酸化膜 4 を形成 する。このフィールド酸化膜 4 はそのエッジが 二酸化シリコン膜 2 のエッジと衝合している。
- (5) 例えばイオン注入法にて避業イオンの導入を行なり。

第 3 図 路 照

(6) 熟酸化法を適用して薄い酸化膜を形成し、そ

4.図面の簡単な説明

第1図乃至第3図は本発明一実施例を製造する 場合の工機を説明する為の工程要所に半導体装置 の要部関助面説明図である。

図に於いて、1は基板、2は三般化シリコン膜、 5 は多結晶シリコン層、4は酸化膜、5 はゲート の上に、化学気相成長法を適用して多結晶シリ コン膜を形成する。


- の フォト・リングラフィ技術にて前記多結晶シリコシ膜及び薄い酸化膜のパターニングを行ない。シリコン・ゲート電極6及びゲート酸化膜5とする。
- (8) イオン注入法を適用して例えば燐イオンの注 入を行ない、***型ドレイン領域7及び**型ソース領域8を形成する。ソース領域8は共通に基 板1とコンタクトしている。
- (B) この後、通常の技法にて、絶敏膜の形成、健 極コンタクト総の形成、健極の形成などを行な って完成させる。

以上の説明で判るように、本発明に依れば、単結晶半導体基板の設面に選択的に酸化膜が形成され、その間から基板の一部が鮮出された構造を採っている。 従って、その上に多結晶シリコン層 或いは非晶質シリコン層を形成し、前記酸化膜の間に難出されている単結晶半導体基板の一部設面を核としてレーザ・アニール或いは粒子線アニール


酸化膜、 6 はゲート電極、 7 はドレイン領域、 8 はソース領域である。

(4)

特許出額人 富士 逸 株 式 会 社 代 理 人 弁理士 玉 蟲 久 五 郎 (外5名)



第 2 図



第 3 図

